Микросхемы 74601, 74LS601.

74601

Описание

Микросхема 74601 содержит логическую схему для регенерации динамических запоминающих устройств с произвольной выборкой.

Работа схемы

Микросхема 74601 содержит один 8-разрядный синхронный счётчик, девять буферных формирователей с выходами, которые имеют три состояния, четыре мультивибратора, а также другие элементы управляющей логики.

В прозрачном режиме работы возникают последовательные циклы регенерации (обновления) данных микросхемы 74601, когда центральный процессор находится в неактивном рабочем состоянии, так что процесс регенерации прозрачен, то есть может происходить без прерывания работы центрального процессора.

В этом режиме работы на выводах REF REQ микросхемы 74601 установлено напряжение высокого уровня. Формирование на выводе сигнала занятости BUSY напряжения низкого уровня сигнализирует центральному процессору ожидать завершения цикла обновления данных. Постоянная константа времени, задаваемая RC-цепью, подключенной к входу RC Burst определяет необходимое время подачи на вывод HOLD напряжения низкого уровня для того, чтобы приостановить работу процессора и вновь начать процесс обновления данных.

Микросхема 74601 имеет адресные выходы А0 - А6 и выход строчного строб-импульса RAS с тремя состояниями.

Применение

Регенерация данных в динамических запоминающих устройствах с произвольной выборкой (64 Кб). Производится следующая номенклатура микросхем: 74LS601.