Микросхема 74322.

74322

Описание

Микросхема 74322 содержит 8-разрядный регистр сдвига вправо с возможностью последовательного и параллельного ввода информации и многоканальными портами ввода-вывода данных.

Работа схемы

Последовательный ввод данных в регистр на микросхеме 74322 осуществляется через входы D0 и D1 в зависимости от сигнала на входе S (выбор данных). При подаче напряжения низкого уровня на вход S принимаются данные с входа D0, а при напряжении высокого уровня на входе S — с входа D1.

Поступление данных в регистр микросхемы 74322 и их сдвиг в регистре вправо происходит при переходе напряжения на входе тактовых импульсов Clock с низкого уровня на высокий (положительный фронт).

Последовательный вывод информации осуществляется через выход QH^, микросхемы 74322. Синхронная параллельная загрузка информации происходит, когда на входы RE (работа регистра разрешена) и S/P

(последовательный/параллельный) подается напряжение низкого уровня. Благодаря этому трехстабильные входы/выходы переходят в режим ввода данных. Данные с этих входов поступают в регистр по положительному фронту тактового импульса. Выход расширения знакового разряда (вывод 18, SE повторяет знаковый разряд триггера QA во время сдвига данных в регистре. Этот вывод служит для подсоединения к микросхеме 74322 умножителя 8-разрядных чисел и схемы умножения 74LS384.

Применение

Параллельно-последовательный и последовательно-параллельный преобразователь данных для схемы умножения. Производится следующая номенклатура микросхем: 74F322, 74LS322.

Состояние микросхемы 74322

Режим работы	Входы							Входы/Выходы				Выход
	CLR	RE	S/P	SE	S	OE	CLK	A/QA	B/QB	C/QC ... H/QH		QH
Сброс	0	1	X	X	X	0	X	0	0	0	0	0
	0	X	1	X	X	0	X	0	0	0	0	0
Хранение данных	1	1	X	X	X	0	X	QA0	QB0	QCO	QH0	QH0
Сдвиг вправо	1	0	1	1	0	0		D0	QAn	QBn	QGn	QGn
	1	0	1	1	1	0		D1	QAn	QBn	QGn	QGn
Расширение знакового разряда	1	0	1	0	X	0		QAn	QAn	QBn	QGn	QGn
Ввод данных	1	0	0	X	X	X		a	b	c	h	h

Если на выводе OE (выход разрешён) установлено напряжение высокого уровня, то все входы/выходы заперты, поскольку они находятся в высокоомном (третьем) состоянии; однако это не оказывает влияния на последующий режим работы или сброс регистров. Если на оба входа RE и S/P и вход сброса Clear подается напряжение низкого уровня, то регистры устанавливаются в исходное состояние, а восемь входов/выходов при этом запираются и находятся в высокоомном (третьем) состоянии    QA0 - QH0 — логический уровень выходов QА — QH перед их переходом в указанные стабильные состояния    QAn — QHn— логический уровень выходов QA — QH перед последним положительным фронтом тактового импульса    D0, D1 — логический уровень входов D0 и D1 а-h — логический уровень входов А-Н