Микросхемы К176РУ2, К561РУ2 (CD4061A)

Микросхемы К176РУ2, К561РУ2 (CD4061A).

Поиск по сайту

К176РУ2, К561РУ2 (CD4061A)

К176РУ2, К561РУ2 ( CD4061A ) - функциональная схема К176РУ2, К561РУ2 ( CD4061A ) - цоколёвка
К176РУ2, К561РУ2 ( CD4061A ) - условное графическое изображение К176РУ2, К561РУ2 ( CD4061A ) - корпус микросхемы

Микросхема К176РУ2, К561РУ2 ( CD4061A ) — статическое ОЗУ, имеющее организацию: 256 слов по 1 биту (256 ячеек хранения данных). Структурная схема этого ОЗУ показана на рисунке. В центре ОЗУ К176РУ2, К561РУ2 ( CD4061A ) располагается матрица из 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 16 колонок и 16 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которые выходят из дешифраторов адреса колонок Y и адреса строки Х соответственно. Оперативное запоминающее устройство имеет восемь входов адреса. Первые четыре разряда A0 — A3 выбирают адрес линии, старшие четыре А4 — А7 адрес колонки, где расположены ячейки хранения каждого одноразрядного слова.

Группа логических элементов, образующих входы CS (доступ к памяти) и R/W (Чтение/Запись), вырабатывает внутренние сигналы К2, K2 (для разрешения записи) и К1, K1 (для разрешения или запрета чтения содержимого памяти).

Выводы 13 и 14 (выходы Q и Q) обслуживают инверторы, имеющие состояние разомкнуто Z. Бит хранения данных вносится в память по выбранному адресу AO — A7 через вход D. Как адрес ячейки записи, так и адрес ячейки считывания выбираются в произвольном порядке. Для чтения и записи на вход CS следует подать напряжение низкого уровня. Напряжением высокого уровня на входе CS эти операции запрещаются, а выходы переходят в Z-состояние. В моменты высокого уровня на входе CS можно менять адреса ячеек (независимо от уровня на входе R/W). Вход CS в схемах, где объединяется много корпусов К176РУ2, К561РУ2 ( CD4061A ), служит сигналом выбора отдельного корпуса.

Выходы Q и Q станут активными (чтение), если на обоих входах CS и R/W уровни низкие. Если на входе R/W сменить уровень на высокий, можно записать бит информации. Сигналы управления и выходные состояния сведены в таблицу.

Оперативное запоминающее устройство К176РУ2, К561РУ2 ( CD4061A ) потребляет статическую мощность 10 нВт; время выборки из памяти составляет 380 нс. На вход D надо подавать напряжения высоких и низких уровней КМОП. Выходы ОЗУ могут обслуживать входы микросхем ТТЛ.

Данные ОЗУ К176РУ2, К561РУ2 ( CD4061A ) удобны для систем с шинной структурой (имеется Z- состояние выходов, входы записи D и выходы Q и Q — раздельные).

Зарубежным аналогом микросхемы К561РУ2 является микросхема CD4061A.

К561РУ2 - технические данные


Напряжение питания 3-15 В
Ток потребления в динамическом режиме
   К561РУ2А
   К561РУ2Б
10 мА
50 мА
Ток потребления в режиме хранения К561РУ2В 8 мкА
Время выборки разрешения
   К561РУ2А
   К561РУ2Б
   К561РУ2В
950 нс
1350 нс
950 нс
Количество адресных входов 8
Температура окружающей среды -45...+85оС
Корпус микросхемы 2106.16-2










Рейтинг@Mail.ru Яндекс.Метрика