D-триггер

D-триггер.

Поиск по сайту

D-триггер

Схема D-триггера Условное графическое изображение Диаграммы записи в D-триггер

Наиболее часто в цифровых интегральных микросхемах, а также в импульсных устройствах, применяют триггеры с единственным входом данных D (data), так называемые
D-триггеры
.

Одна из причин их появления была в том, что число выводов у корпусов микросхем ранних разработок не превышало 14, а стоимость многовыводного корпуса составляла значительную часть от стоимости готовой микросхемы. Для D-триггера требуется всего четыре внешних вывода: вход данных D, тактовый вход С, два выхода Q и Q (один из них может отсутствовать). Схема D-триггера отличается от схемы RST-триггера наличием инвестора DD1.1, добавленного между входами S и R. Теперь состояние неопределенности для входов R н S исключается, так как инвертор DD1.1 формирует на входе R сигнал S.

Согласно таблице логических состояний D-триггера в некоторый момент времени tn на вход D можно подать напряжение низкого или высокого уровня. Если в последующий момент tn+1 придет положительный перепад тактового импульса, то состояния на выходах Qn+1 и Qn+1 будут соответствовать таблицы. На рисунке показаны диаграммы записи в D-rparrep напряжений высокого и низкого входных уровней и их считывание. Непременное условие правильной работы D-триггера — это наличие защитного интервала времени после прихода запускающего импульса UD перед тактовым UC (интервал времени tn+1 - tn оговаривается справочными данными на D-триггер).

Если снабдить D-триггер цепью обратной связи, соединяющей выход Q со входом D, то он станет работать как Т-триггер, т.е. делитель частоты в 2 раза. Действительно, нетрудно видеть, что делитель по фазировке сигналов соответствует Т-триггерному.











Рейтинг@Mail.ru Яндекс.Метрика